集成电路设计
技术相关 | 发布者:admin | 发布时间:2015-04-10 22:25 |阅读数:


        集成电路设计(IC设计)作为电气工程的一个分支,包含逻辑和电路设计技术,这些技术对于集成电路设计(IC设计)都是很必需的。集成电路包含内置在电气网络上的微型电子元件,而该电气网络主要位于通过光刻所形成的单一半导体寸板上。
        集成电路设计可以被广泛的划分为数字模拟集成电路设计。数字集成电路设计主要是生产一些元件,如微处理器、FPGA、存储器(随机存储器、只读存储器和闪存)和数字ASIC。数字
设计主要着眼于逻辑正确性和最大化密度以及放置电路。其目的是为了使时钟和定时信号能够有效传输。模拟集成电路设计也有专门化集成电路设计、射频集成电路设计。当然模拟集成电路设计是主要用于放大器,线性稳压器、锁相环、振荡器和有源滤波器的设计,与此同时模拟电路设计更与半导体设备的物理性质相关,如增益、匹配、功耗和阻力。模拟信号放大后的保真和滤波通常是关键,因此,模拟集成电路比数字设计使用更大的设备区域,并且通常电路密度较低。
        现代集成电路是非常复杂的,一个大的芯片至2009年为止有近10亿个晶体管。当然什么能够制造什么不能够制造的规则也是极其复杂的。一个集成电路工艺至2006年为止可能超过600条规则,更重要的是,由于制造过程本身并非是完全可预测的,所以设计师必须考虑其统计的性质。现代集成电路设计的复杂性,以及市场压力导致了广泛使用自动toolsin IC设计工艺。总之,利用EDA软件的集成电路设计是设计、测试和验证IC无法执行的指令。
内容
• 1 基本原理
• 1.1 设计步骤 
• 2 数字设计 
• 2.1 RTL 设计
• 2.2 实体设计 
• 3 模拟设计
• 3.1 应对变化 
        集成电路设计涉及到电子元件发明,如晶体管、电阻器、电容器以及与一块半导体上组件互联的金属 最典型的就是硅。一个用来隔离底板上各个组件的方法是必要的,因为衬底上的硅是导电的并且经常形成一个由各个组件组成的活跃区域,当然两个常见的方法是pn结隔离和介质隔离。必须注意的是晶体管的功耗以及互连电阻和电流密度的互连,接触。因为集成电路包含非常小的设备相比于离散组件,当然这种担忧不是太大的问题。在金属互连处的电迁移和静电对小部件的损坏也是一个问题。最后,为了实现理想的操作速度,隔离集成电路嘈杂和安静的部分,平衡整个集成电路热量的影响,或为了便于IC外电路的放置连接,某些电路的物理布局也通常是至关重要的。


集成电路设计流程的主要步骤
典型的集成电路设计流程包含以下步骤:
1.可行性分析和晶片尺寸分析
2.功能分析
3.布局评审
4.可测试性设计和自动测试矢量生成
5.可制造性设计(IC)
6.进数据
7.掩模数据准备
8.出数据
9.晶圆制造
10.晶片测试
11.包装
12.硅验证和集成
13.产能提升
14.生产
15.良率分析/可靠性分析(半导体)
16.回馈失效分析
总的来说,数字集成电路可以分为三个部分。
电子系统级设计:此步骤创建用户功能规格。用户可以使用多种语言和工具来创建这个描述。例子包括一个C / c++模型,SystemC,SystemVerilog事务级别的模型,以及• Simulinkand MATLAB.• RTL设计:这一步将用户规格(用户希望芯片做什么)转变成一个寄存器传输级(RTL)描述。RTL级描述芯片上数字电路的确切行为,以及输入和输出的相互连接。
13.装置表征
14.调整(如果需要)
15.数据表生成可移植文档格式
物理设计

        这一步需要RTL和和一系列可用逻辑盖茨,并创建一个芯片设计。这包括确定哪些盖茨使用,为他们定义地方和将它们串在一起。注意,第二步RTL设计,主要是让芯片做正确的事。第三步物理设计,根本不会影响功能(如果做得正确),但决定了芯片的运作速度以及花费。
RTL设计
        这是最难的部分,也是功能验证的核心部分。规范中可能有一些简短的描述,比如MP3格式编码实现了IEEE浮点算术。每个这些陈述扩展到数百页的文本,甚至数千行计算机代码。它是很难验证在所有可能的情况下RTL会做正确的事情,用户可能会扔给它。使用了很多技术,虽然没有一个完美的但都有用——广泛的逻辑仿真,正式的方法,硬件模拟、代码检查等等。
物理设计

数字设计的流程包含物理设计的步骤:
        在物理设计阶段,所有的设计组件因为他们的几何呈现而具体化。物理设计的主要步骤如下所列。实际上这并不是一件简单的工艺——相当的迭代需要确保所有目标是同时相遇。这是一个困难的问题称为设计关闭。
• Floorplanning:芯片的RTL被分配到芯片的总区域、输入/输出(I / O)引脚被分配和大型对象(数组、核等)被放置。
逻辑合成:RTL盖茨级网表映射到一个目标技术的芯片
• 放置:在网表上的盖茨被分配到在晶片领域的不重叠位置
• 逻辑/放置:迭代逻辑和放置转换来关闭性能和功率约束。
• 时钟插入:时钟信号布线已(通常,时钟树)引入到设计中。
• 路由:连接网表中盖茨的线路被添加
• 互联优化:性能(定时关闭),噪声(信号完整性),和产量(生产工艺设计)违规被删除。
• 生产工艺设计:在可能的情况下,修改使它尽可能的简单高效的生产。这是通过添加额外的焊盘或添加虚拟金属/扩散/多晶硅层来实现的。并且尽可能遵守设计规则。
数字设计的流程包含物理设计的步骤
• 最后检查:因为错误的代价很大,费时,而且很难辨认,所以广泛的错误检查是规必须的,以确保正确的映射到逻辑,并且检查是否正确的遵循生产规则。
模拟设计
应对变化
        对于模拟集成电路设计最关键的挑战涉及到位于半导体晶片上每个设备的可变性。不同于平板级的电路设计,因为平板级的设计允许设计师来选择设备,而这些设备都需要根据它们的价值被检测。在一个集成电路上设备价值可以相差很大,这是设计师无法控制的。例如,一些集成电路电阻可以在±20%之内发生变化,而集成的BJT可以在20到100内变化。是一个集成的范围可以从20到100。为了增加设计挑战,每个半导体晶圆的设备属性通常是不一样的。由于剂量成分,每个集成电路设备属性都可能显著地变化。这个变化的根本原因是由于许多半导体设备在这个工艺过程中对无法控制的随机差异高度敏感。扩散时间的轻微改变、不均匀的剂量等都有可能对设备属性有较大的影响。
        在基于设计工具的微处理器和软件出现之前,用手动计算机设计模拟集成电路。这些集成电路都是基本的电路,放大器就是一个例子。通常涉及到不多于10多个晶体管和少量连接。一个迭代的试错过程和“尽可能一般化来过度设计”的装置大小往往是需要实现一个可制造的集成电路。重用经过验证的设计是建立在先验知识的基础上允许越来越复杂的集成电路。当廉价的计算机在20世纪70年代被广泛使用时,计算机程序被相对于以前的手工计算更精确的写进模拟电路设计。第一个用来模拟集成电路的模拟器被称为集成电路的仿真程序。计算机电路仿真工具使更大规模的集成电路设计复杂度远远超过手工计算所能达到的程度。这样使得模拟ASIC的设计更加实用。计算机电路模拟器也使错误能在实物被生产前的早期就被发现。此外,计算机电路模拟器可以实现更复杂的设备模型和电路分析,这些如果用手工计算会过于枯燥乏味,这样可以允许蒙特卡罗分析和灵敏度分析变得更实用可行。参数的影响如温度变化,掺杂浓度的变化和统计过程变化都极有可能确定一个模拟集成电路设计是否可以制造。总的来说,计算机电路仿真让人们对于电路能像预期那样生产充满信心。

分享到: